ＰＬＬを接続する
その１ ジャンパセッティング以外のクロックは供給可能か？
マザーボードによっては、５０／６０／６６ＭＨｚ以外のクロック設定がない（出来ない）モデルがある。
本当に出来ないのか？その辺りを探ってみよう。
何故そんなことを考えるかというと、例えば１８０ＭＨｚで動作可能なＣＰＵの場合に、６０ＭＨｚの３倍モードと８０ＭＨｚの２倍モードでのパフォーマンスを調べると８０ＭＨｚの２倍モードの方がＣＰＵクロックが低いにも関わらずパフォーマンスが高いからだ。
もっとも、マザーボード自体が８０ＭＨｚで動作しなくては意味無いが。
一般的なクロック供給用ＩＣは、複数の周波数に変更できるように作られている。
その中で、マザーボードに必要な周波数設定を行う端子のみがジャンパや周波数切り替え用スイッチに接続されているのだ。
残りの周波数設定用端子は、電源かＧＮＤに固定されている。
クロック供給用ＩＣの，ＩＣを動作させるための電源端子は１〜２本、ＧＮＤは１本程度である。
だから、それ以外にも電源やＧＮＤに接続されている端子が有ればそれは周波数設定用で有ることが考えられる。
そこで、それら電源やＧＮＤに接続されている端子を基板から浮かせてＧＮＤに接続したり電源に接続したりして周波数が変わるか確認するのだ。
私が経験したＩＣでは、ＩＣ内部でプルアップされていたから端子をオープンにするか，ＧＮＤにするかで周波数が変更できた。
この方法で、私はＩＣを壊したことはないが壊れる可能性もある。
ＳＯＰ（表面実装型）では、電気的破壊のみならず物理的破壊（足がモゲちゃうとか）も有るので注意されたい。
このような実験でも好みの周波数が見つからなかった場合は、ＰＬＬを接続するのが良いだろう。
ＰＬＬとは一般的呼び名であって、それ自体は発振器を意味する略語ではない。
Ｐｈａｓｅ ?
味錚磽襭紕筺。
味錚錚陝，覆里世?蕁?
ＰＬＬを解説すると長くなるので、ここではＰＬＬ＝自由な周波数が非常に安定に供給できる発振器，として説明する。
これが、Nifty の FEXT で設計製作されたＰＬＬ。
左の基板が周波数設定用で、７セグＬＥＤによる周波数表示が付いている。
発振部は、右側の小型基板。
そこからは同軸ケーブルでクロックを供給する。
このFEXT PLLは、電源供給もＦＤＤと同じコネクタで簡単だ。
では、どこにクロックを供給すればよいのか？４８６時代には、１系統のクロックのみで良かったからＣＰＵのクロック端子にＰＬＬの出力を供給するようなやり方で良かった。
しかし、PentiumではチップセットにＣＰＵクロックの１／２を供給してやらなくてはならない場合がある。
そこで、クロック供給用ＩＣの基準となっている１４．３１８ＭＨｚの水晶振動子の代わりにＰＬＬを接続するのだ。
つまり、通常１４．３１８ＭＨｚで６０ＭＨｚの動作クロックが得られる場合に、１４．３１８ＭＨｚに代えて２０ＭＨｚを入れると、約８３．８ＭＨｚのクロックが得られる計算だ。
ただし、１４．３１８ＭＨｚそのものも供給しなくてはいけないデバイスがあるから、それには別の発振器から１４．３１８ＭＨｚを入れてやらなければいけない。
そのデバイスは主にタイマ関係だ。
もう一つ、オンボードＩ／ＯのＦＤＣ／ＨＤＣには２４ＭＨｚ（１２ＭＨｚの場合もある）を必要とする物が多い。
それらのデバイスに２４ＭＨｚの水晶振動子が接続されていればよいが、それまでもクロック供給用ＩＣがやっているとなると、それも別に用意しなくてはいけなくなる。
この辺りは、各自調べるしか方法はない。
逆に、これらが分からないようならクロックアップすべきではないと思う。
